MOSFET开通过程中，米勒平台振荡，如何计算有足够的能量打开MOSFET，以避免振荡发生？振荡的原因是不是VGS在米勒平台持续的时间不够，VDS电压没有完全降下去，也就是ID的电流没有完全导掉，VGS已经停止给CGD充电，但ID有多余的电路，反而给CGD充电，重新拉回VGS，这个过程反复循环造成振荡？

开关损耗的计算公式中，T1-T2、T2-T3是变量吗？会随负载变化吗？算出开关损耗，RG和Ciss又如何考虑？

开关损耗的时间随负载、MOSFET参数、PCB设计、驱动等条件变化有很大区别，只能大致估算，如果能看到开关波形，根据波形计算是较为准确的办法。

选用开关速度较慢的MOSFET，G、D间加电容增大CGD，G、S间加电容增大CGS，但是会增加开关损耗。调整驱动能力，优化RG，RG增大或减小都有可能，要根据实际情况调整。D、S间并联snubber，也会增加损耗。

如何在电路设计中避免类似的振荡的发生？可以计算吗？如果可以计算，是否可以利用VGS上升的斜率大于VDS下降的斜率来避免振荡发生？

振荡的起源是从VGS的下降开始，增大CGS可以抵抗VGS的下降，因此可以有效抑制振荡，但是缺点是会拉长开通时间，增加损耗。G、D加电容，可以减小电容CGD随电压非线性突变产生的振荡。

实际应用中推荐在G、S间加一个1uF左右电容，如果在G、D间加电容以增加VGS的续电流的时间，ID完全导掉，没有多余的电流对CGD反向充电，应该更容易避免振荡。那么在G、S间加电容是什么原因呢？效果和在G、D间加电容一样吗，原理是什么？

通常原因是VDS下降比较快，从CGD抽走电流超过了IG能提供的电流，导致VGS产生了下降，由于VGS正好处于MOSFET临界开通的门槛电压上，VGS轻微的下降会导致ID迅速变小，VDS的下降速率因此会变慢，这样反过来减少CGD抽走的电流，于是VGS又开始上升，这样就构成了一个振荡周期，寄生电感也参入振荡的过程。