请教一个CP/FT测试问题，Scan覆盖了芯片99%以上的组合逻辑和时序逻辑，那么数字模块还需要测功能吗？为什么实际测试数据Scan和Full Chip DC参数都 pass的芯片，数字模块的测试还有Yield loss？\u0014这部分失效？

若此问题存在违规行为，您可以点击 “举报” 。